本发明公开了一种双时钟抗单粒子锁存器电路，其具有两路时钟输入信号，由两路完全相同时钟信号分别控制数据逻辑电路以及具有冗余节点的存储结构，可确保发生在单元内部单粒子瞬态事件时，不会发生单粒子翻转事件。对于发生在单元外部芯片时钟网络上的单粒子瞬态事件时，则可在时钟网络上实现一对滤波器驱动多个双时钟抗单粒子锁存器的时钟树结构，可消除来自于单元外时钟网络上单粒子瞬态脉冲。本发明有效降低单元内、外任意时钟节点以及多个时钟节点上产生单粒子瞬态脉冲的概率，且应用本发明锁存器的集成电路，抗单粒子瞬态加固电路(晶体管数量)的引入数量上要远小于传统加固设计，具有功耗低、速度快、面积小的低开销特点。