本发明公开了一种自举采样开关电路、采样保持电路及时间交织型ADC，自举采样开关电路包括电荷泵、第一电容、第一NMOS管、第一PMOS管、第一时钟输入端、选通输入端、时钟输出端、占空比调整电路、同步电路、第二NMOS管和第三NMOS管；选通输入端用于接入时间交织型ADC的子ADC通道的采样选择信号，第一时钟输入端用于接入系统时钟，时钟输出端用于输出采样时钟信号，采样时钟信号用于控制子ADC的采样保持电路的采样开关。本发明利用时间交织型ADC的系统时钟和数字平台生成的子ADC通道的采样选择信号做组合逻辑来产生采样时钟信号，大大降低了抖动，简化了额外的时钟电路从而提升了通道间的时序匹配。