本发明公开了一种高速ADC交织采样系统，包括差分电路和时钟电路，差分电路和时钟电路分别与N通道的ADC通过差分对传输线连接；差分电路包括顺序级联的第一变压器和第二变压器，以及信号输出模块，信号输出模块的输入端连接到第二变压器的输出端；时钟电路包括用于向N通道的ADC分别输入差分对时钟信号的后级时钟模块，以及用于向后级时钟模块输入具有相位差的差分对信号的第一时钟芯片；后级时钟模块包括N/2块与N通道的ADC差分匹配的第二时钟芯片，N/2块第二时钟芯片分别连接到第一时钟芯片的输出端。本发明可抑制差分信号失衡以及提升系统信纳比和无杂散动态范围，有利于提高系统的整体性能。