本发明公开了一种用于降低高速暂态量保护采样数据噪声影响的方法。目前，由于高速采样产生的噪声干扰，存在高速暂态量保护无法识别故障的问题。本发明采用的技术方案包括：暂态量保护装置在硬件采样回路增加一路高速AD采样参考通道，该路高速AD采样参考通道不接入外部回路；暂态量保护装置正常运行时，FPGA统一对高速AD采样保护通道以及高速AD采样参考通道进行高速采样控制，并投入降噪判据。本发明减小了硬件噪声对高速采样的暂态量保护的影响，满足了高速暂态量保护可靠性的要求。