本公开涉及随机时间交织数模转换器。时间交织数模转换器(DAC)使用M个DAC内核转换将数字输入字被扩散到不同的DAC内核的数字输入信号用以产生最终的模拟输出。与仅有一个DAC的采样速率相比，以时间交织方式运行的M个DAC内核可以将采样率提高数倍。然而，连续的时间交织DAC内核通常在输出端出现不希望的杂散。为了将这些杂散散布到本底噪声，可以以伪随机方式或以特定方式选择时间交织DAC内核，这可以打破选择DAC内核的顺序或周期性方式。