抗双节点翻转的D锁存器，属于集成电路可靠性中的抗核加固领域。解决了现有的锁存器所需硬件多、面积大、功耗高、传播延时时间长、抗双节点翻转的能力差以及无法实现对双节点翻转的容错的问题。本发明包括20个NMOS晶体管N1至N20、12个PMOS晶体管P1至P12，所用器件少，体积小，结构简单，由于所用器件少，从而降低整个锁存器的功耗及拥有较低的硬件开销。锁存器输入端的信号只通过一个传输门就可以传输到输出端口，数据传输时间短，还能够实现对任意单节点和双节点翻转的容错，从而实现抗单节点和双节点翻转的容错保护。本发明特别适用于在航空航天、宇航飞行、核电站等具有核辐射效应中。