本发明公开了一种数字滤波器的设计及验证方法，所述设计方法包括：导入设定好FIR滤波器滤波参数的FIR滤波器的IP核、FPGA内部PS的IP核、AXI总线协议的IP核、FIFO内部寄存器的IP核；根据设定的FIR滤波器滤波参数构建混频信号波形，导出混频信号的矩阵参数；根据信号流向对所有IP核进行连线，搭建数字滤波器硬件电路；所述验证方法包括：在FPGA内部的PS端通过对于FIFO内部寄存器的读写操作，写入混频的矩阵参数，同时将经过FIR滤波之后的信号矩阵参数通过串口传输的方式输入到上位机，通过FPGA进行信号还原以此验证FIR滤波器的正确性。本发明有利于滤波器设计的最优化。