本申请涉及集成电路领域，公开了一种物理BRAM端口的匹配方法。本申请是基于N个端口的物理BRAM对一个拥有X个读端口和Y个写端口的逻辑RAM进行匹配优化方法，所述优化方法是在使用物理BRAM且不增加其它逻辑电路的情况下，对逻辑RAM进行端口匹配优化，使得优化结果有效地分配了FPGA资源，提升了集成电路的性能，且对电路的时序影响最小。同时在本发明中，考虑了N个端口的物理BRAM的情况，减少了对特定FPGA器件的BRAM端口个数等约束条件的依赖性，使得该方法更具普通性。